繁体中文
  • 简体中文
  • 繁体中文
  • English
企業招聘

    招聘職位

  • 數字後端設計工程師
  • 數字IC設計工程師
數字後端設計工程師

招聘部門:研發設計部

|

招聘人數:5

|

發布日期:2022-08-26

    崗位職責:

  • 1、參與完成芯片從邏輯綜合後網表到芯片Tape-out全流程工作;
  • 2、完成自動布局布線,clock tree合成,靜態時序分析,功耗計算,IR壓降分析,串擾分析,物理驗證(DRC/LVS)等;
  • 3、從實現角度優化全芯片面積及功耗;
  • 4、完成後端設計及交付;
  • 5、 配合完成與Foundry及IP供應商的溝通,完成芯片tape-out相關工作。

    任職要求:

  • 1、碩士及以上學歷,電子工程、微電子等相關專業,5年以上數字後端設計經驗,特別優秀可放寬學歷要求;
  • 2、熟悉數字電路設計流程;
  • 3、熟練使用Synopsys/Cadence/Mentor等EDA軟件工具(如Design Compiler, ICC, PrimeTime, Virtuoso等);
  • 4、熟練使用腳本語言perl、tcl 等工具
  • 5、具有自我驅動力,團隊合作精神,良好的溝通表達能力。
數字IC設計工程師

招聘部門:研发设计部

|

招聘人數:5

|

發布日期:2022-08-26

    崗位職責:

  • 1.負責數字前端設計和驗證;
  • 2.負責進行RTL代碼編寫、仿真驗證、綜合、時序分析、可測性設計;
  • 3.配合後端工程師完成布局布線;
  • 4.負責芯片設計項目中數字前端設計開發工作,包括RTL設計、RTL驗證、形式驗證、RTL綜合、時序驗證等工作,實現芯片功能、性能要求;
  • 5.熟練使用數字IC設計的EDA工具,包括仿真、綜合、時序分析等;
  • 6.指導設計測試方案,並協助對芯片樣片進行測試評估;
  • 7.負責相關技術文檔編寫。

    任職要求:

  • 1.熟悉數字IC設計流程,有5年以上工作經驗者優先;
  • 2.熟練Verilog代碼編寫,了解邏輯綜合、靜態時序分析、後端物理實現及形式驗證等;
  • 3.熟悉VCS、NC-Verilog、Vivado、DC、PT、Formality等EDA工具;
  • 4.具有DDR、USB、MIPI等設計經驗者優先;
  • 5.具有流片經驗者優先;
  • 6.主動性強,有責任心,做事認真仔細,良好的團隊合作精神。

聯絡HR

郵箱:hrzp@zentel.com

電話:0571-28882030

有意者請把簡歷發至hr或者打電話聯繫

文化範圍